Cette formation sera offerte en anglais.
Quand?
Mardi 11 novembre au jeudi 20 nvembre, 2025
Où?
En présence, Montréal, QC, Canada
Combien?
Étudiants aux cycles supérieur: 1 500 CAD
Industriels: 4 000 CAD
Pour qui?
Six (6) étudiants de cycles supérieurs à la recherche de connaissances pratiques en conception de circuits intégrés analogiques et mixtes à haute vitesse. Vingt-quatre (24) professionnels de l’industrie ayant de l’expérience en conception de circuits intégrés et souhaitant améliorer leurs compétences ou se requalifier.
Pour s’inscrire
(info à venir)
Ce deuxième Bootcamp canadien sur les circuits intégrés analogiques et mixtes a pour objectif de proposer une formation et un perfectionnement destinés aux ingénieurs de l’industrie des semi-conducteurs. Le programme s’étend sur 10 journées complètes de cours et d’exercices.
Il fait intervenir des experts de renom tels que le professeur Gordon Roberts (Université McGill), l’auteur de manuels de référence Dan Clein, le professeur Christian Fayomi (UQAM), le professeur Glenn Cowan (Université Concordia), ainsi que Dr Michael Venditti, directeur en ingénierie de conception, et Louis-François Tanguay, Senior Principal Design Engineer (Cadence).
Les participants seront guidés à travers
les blocs de base des circuits intégrés analogiques et mixtes,
la conception d’amplificateurs opérationnels CMOS,
les convertisseurs Sigma-Delta,
une introduction à la conception de boucles à verrouillage de phase (PLL),
une introduction à la conception de circuits intégrés CMOS et au développement de cellules standard pour la conception de circuits intégrés mixtes,
la référence de tension CMOS à bande interdite en basse tension,
les circuits de communication à haute vitesse,
ainsi que d’autres notions théoriques et pratiques de mise en œuvre de circuits, animées par des ingénieurs chevronnés issus de l’industrie.
Au programme
Jour 1 & 2 : Fondamentaux de la conception de CI analogiques et mixtes
Gordon W. Roberts, Université McGill
(2 demi-journées de théorie et 2 demi-journées de travaux pratiques en conception), axés sur
Le comportement des systèmes linéaires et non linéaires,
Les blocs de base des circuits analogiques et mixtes,
Les enjeux de fabrication,
Les principes de la rétroaction et leurs applications à la conception et à la simulation d’amplificateurs opérationnels CMOS,
La conversion de données à l’aide de modulateurs Sigma-Delta et l’introduction aux boucles à verrouillage de phase (PLL), si le temps le permet.
Jour 3 & 4 : Introduction à la conception de circuits CMOS (layout) et développement de cellules standard pour la conception mixte
Dan Clein, Auteur de The Unorthodox Manager.
(2 demi-journées de théorie et 2 demi-journées de mise en œuvre du layout)
Qu’est-ce que le layout CMOS VLSI ?
Quels sont les indicateurs de qualité pour la conception de layout en général ?
Comment l’analogique et la RF peuvent tirer avantage des bibliothèques de cellules, et pourquoi ?
Comment construire une bibliothèque de cellules standard pour le numérique et pour le mixte (similitudes et différences).
Jour 5 : Circuits de reférence de tensions (Bandgap Reference Circuits) : Fondamentaux, conception et simulation
Christian Fayomi, UQAM
(½ journée de théorie et ½ journée de mise en œuvre)
Fondamentaux des reférence de tensions
reférence de tensions les plus simples
Étude de cas : conception et caractérisation d’une reférence de tensions en technologie CMOS 45 nm
Jour 6 & 7 : Circuits filaires haute vitesse (Wireline) – Partie 1
Glenn Cowan, Université Concordia
(2 demi-journées de théorie et 2 demi-journées de travaux pratiques en conception)
Introduction aux communications filaires
Fondamentaux de l’égalisation
Circuits à base d’inverseurs pour émetteurs
Amplificateurs et égaliseurs.
Jour 8, 9 & 10 : Circuits filaires haute vitesse (Wireline) – Partie 2
Michael Venditti, directeur en ingénierie de conception chez Cadence, et Louis-François Tanguay, ingénieur principal en conception chez Cadence
(3 demi-journées de théorie et 3 demi-journées de travaux pratiques en conception)
Amplificateurs de détection et circuits d’horloge
Sérialiseurs
Sujets avancés : conseils et astuces pour une simulation efficace
Partitionnement de la conception, introduction aux sujets avancés en communication filaire
Technologie utilisée (outils et procédés Cadence) : procédé CMOS générique 45 nm
Contact pour les questions liées au programme et au contenu technique : Chris FAYOMI — cfayomi@ieee.org
